Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
Integrated circuits - Three dimensional integrated circuits - Part 2: Alignment of stacked dies having fine pitch interconnect
(Circuits integres - Circuits integres tridimensionnels - Partie 2: Alignement de puces empilees a petits pas d´interconnexion)
Available languages: English and French
Available design: electronic design (pdf), Print design, CD-ROM
Designation: IEC 63011-2-ed.1.0
Publication date: 28/11/2018
Pages: 28
Country: International technical standard