Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
IEEE Standard for Verilog Register Transfer Level Synthesis
Available languages: English
Available design: electronic (protected pdf) - Immediate download
Designation: IEEE 1364.1-2002
Publication date: 18/12/2002
Pages: 0
Note: Withdrawn
Country: International technical standard