Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
Mechanical standardization of semiconductor devices -- Part 6-20: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Measuring methods for package dimensions of small outline J-lead packages (SOJ) (Endorsed by AENOR in February of 2011.)
Available languages: English
Available design: electronic design (pdf), Print design
Designation: UNE-EN 60191-6-20:2010
Publication date: 01/02/2011
Pages: 15
Country: Spanish technical standard