Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language
Dostupné jazyky: Anglicky
Dostupné prevedenie: Zabezpečené PDF - okamžité stiahnutie
Označenie: IEEE 1800-2012
Dátum vydania: 21.02.2013
Stránok: 0
Poznámka: Neplatné
Krajina: Medzinárodná technická norma