Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
Mechanical standardization of semiconductor devices - Part 6-12: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guidelines for fine-pitch land grid array (FLGA) (Endorsed by AENOR in November of 2011.)
Dostupné jazyky: Anglicky
Dostupné prevedenie: Elektronické PDF, Tlačené
Označenie: UNE-EN 60191-6-12:2011
Dátum vydania: 01.11.2011
Stránok: 23
Krajina: Španielska technická norma