Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
Mechanical standardization of semiconductor devices - Part 6-17: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for stacked packages - Fine-pitch ball grid array and fine-pitch land grid array (P-PFBGA and P-PFLGA) (Endorsed by AENOR in September of 2011.)
Dostupné jazyky: Anglicky
Dostupné prevedenie: Elektronické PDF, Tlačené
Označenie: UNE-EN 60191-6-17:2011
Dátum vydania: 01.09.2011
Stránok: 31
Krajina: Španielska technická norma