Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
Stránka 217
Behavioural languages - Part 3-2: Mathematical operation in VHDL
Dostupné prevedenie: Tlačené
Behavioural languages - Part 3-3: Synthesis in VHDL
Dostupné prevedenie: Tlačené
Design automation - Part 1: Standard test language for all systems - Common abbreviated test language for all systems (C/ATLAS)
Dostupné jazyky: Len český predhovor
Dostupné prevedenie: Tlačené
Electronic Design Interchange Format (EDIF) - Part 1: Version 3 0 0
Dostupné jazyky: Len český predhovor
Dostupné prevedenie: Tlačené
Electronic Design Interchange Format (EDIF) - Part 2: Version 4 0 0
Dostupné jazyky: Len český predhovor
Dostupné prevedenie: Tlačené
Specification for the representation of Quality rules and metrics for Hardware and Software Design Languages
Dostupné prevedenie: Tlačené
Electronic design automation libraries - Part 1: Input/Output buffer information specifications (IBIS version 3.2)
Dostupné prevedenie: Tlačené
Delay and power calculation standards - Part 1: Integrated circuit delay and power calculation systems
Dostupné prevedenie: Tlačené
Delay and power calculation standards - Part 2: Pre-layout delay calculation specification for CMOS ASIC libraries
Dostupné prevedenie: Tlačené
Graphical symbols for use on equipment - Part 1: Overview and application
Dostupné prevedenie: Tlačené