Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
Delay and power calculation standards -- Part 2: Pre-layout delay calculation specification for CMOS ASIC libraries (Endorsed by AENOR in January of 2003.)
Dostupné jazyky: Anglicky
Dostupné prevedenie: Elektronické PDF, Tlačené
Označenie: UNE-EN 61523-2:2002
Dátum vydania: 01.01.2003
Stránok: 42
Krajina: Španielska technická norma