Potřebujeme Váš souhlas k využití jednotlivých dat, aby se Vám mimo jiné mohli ukazovat informace týkající se Vašich zájmů. Souhlas udělíte kliknutím na tlačítko „OK“.
Delay and power calculation standards -- Part 2: Pre-layout delay calculation specification for CMOS ASIC libraries (Endorsed by AENOR in January of 2003.)
(Normy pro výpočet zpoždění a výkonu při návrhu čipů - Část 2: Specifikace předběžného výpočtu zpoždění pro knihovny CMOS ASIC.)
Dostupné jazyky: Anglicky
Dostupné provedení: Elektronické PDF, Tištěné
Označení: UNE-EN 61523-2:2002
Datum vydání: 01.01.2003
Stran: 42
Země: Španělská technická norma